ASIC のリバースエンジニアリングは可能か？
## Japanese Translation:
Jane Street は、エンジニアに独自の ASIC チップレイアウトから隠された文字列をリバースエンジニアリングするハードウェア中心のチャレンジを導入し、それ以前のソフトウェア重視のパズルを超えた重要な進化を示しました。参加者は GDS レイアウト（メタル、配線、アクティブトランジスタ層など）とサンプルの入力/出力のみが提供され、回路をシミュレート（KLayout や Magic VLSI などのツールを使用）、その目的を特定し、[rst_n] を入力試行の前にトグルして [success] シグナルが高レベルになるまで隠された文字列を抽出し、成功シグナルに影響のない非必須セクションを無視するという目標が課されます。設計には、回路とリポジトリの両方、そして無視できる領域にも秘密の「イースターエッグ」が埋め込まれています。AI 生成ソリューションとは異なり、この課題ではオープンソース PDK ベースの GDS ファイルを用いて回路機能の物理シミュレーションが要求されます。方法の簡単な説明を含む提出は 2026 年 9 月 4 日まで受け付けられ、オンラインでのスロイヤーは厳しく禁止されています。協力は推奨されますが、期限前に完全な記事を投稿することは許可されていません（AI はスクリプト作成やウォームアップ課題の解決に利用可能です）。質問は asic-puzzle@janestreet.com に送信してください。このチャレンジは、Jane Street のコーディングコンペティション開催の伝統を発展させると同時に、高速取引システム向けの FPGA や ASIC の設計など内部テックスタックに深く関わり、コミュニティ向けに Hardcaml などの教育リソースを提供します。2026 年後半には、参加者が自身のチップを設計し製造の可能性を検討するコンペティションを開催予定で、理論と物理的実装をつながり高めるものです。特色ある記事は特集され、上位ソリューションにはスワッグが授与されます。また、ツールテストや GDS 構造学習のためのワークドエグザンプル（単純なバイナリアッダー）も利用可能です。
## Text to translate:
Jane Street has introduced a hardware-centric challenge inviting engineers to reverse-engineer a hidden string from a custom ASIC chip layout, marking a significant evolution beyond their previous software-focused puzzles. Participants are given only the GDS layout—including metal, routing, and active transistor layers—and sample inputs/outputs; their objective is to simulate the circuit (using tools like KLayout or Magic VLSI), determine its purpose, extract the hidden string by toggling [rst_n] before input attempts until the [success] signal goes high, and ignore non-essential sections that do not affect the success signal. The design embeds secret "Easter eggs" within both the circuit and repository, including in those ignorable areas. Unlike AI-generated solutions, this task requires physical simulation of circuit functionality using open-source PDK-based GDS files. Submissions with brief method descriptions are due by September 4, 2026, with a strict prohibition against online spoilers; collaboration is encouraged, but posting full writeups before the deadline is not allowed (AI may assist in scripting or solving warm-ups). Questions should be directed to asic-puzzle@janestreet.com. This challenge builds on Jane Street's tradition of hosting coding competitions while delving into their internal tech stack—designing FPGAs and ASICs for high-speed trading systems—and offers educational resources like Hardcaml to the community. Later in 2026, they plan to launch a competition where participants design their own chips for potential fabrication, further bridging theory and physical implementation; featured writeups will be highlighted and swag awarded to top solutions, with a worked example (simple binary adder) available for testing tools and learning GDS structures.
