2026/07/31 0:12
シュミットトリガー：ヒステリシスによる堅牢なコンパレータ設計
RSS: https://news.ycombinator.com/rss
要約▶
日本語訳：
コアコンセプトはシュミットトリガーであり、正帰還を利用することで 2 つの明確なスイッチング閾値（V(TH) および V(TL)）を確立するコンパレータ回路である。この機構はノイズ起因の chatter を防止するため、入力電圧がこの特定の限界を超える場合にのみ安定したトグглを実現し、「ヒステリシス」ウィンドウを形成する。オペアンプによる実装においては、抵抗値の比がこれらの閾値を数学的に決定する：反転構成では V(TH) = (R1 / (R1 + R2)) × V(sat) となり、非反転設計では重畳則を用いて V(UT) および V(LT) を設定する。標準的なインテグレータを越えた専用コンパレータは外部フィードバックネットワークを必要とし、一方で CD40106 のような CMOS タイプは高ノイズ耐性を特徴とするが、速度はやや遅い。
さまざまな離散型およびレガシー実装が存在し、それぞれ特定の特性を持つ：バイポーラ結合トランジスタ（BJT）設計は通常約 0.4 V のヒステリシスを提供する。SN74HC14A は TTL 互換閾値（～5V）を持ち、レガシーインターフェースを支援するため 0.4–1.5 V のヒステリシスを持つ。SN74LVC1G14 のような低電圧オプションは 1.65–5.5 V の電源を支持し、5.5V で 0.71–1.11 V のヒステリシスを提供する。CD40106/MC14584 のような CMOS デバイスは 3–18 V で動作し、ノイズの多い環境に適した大きなヒステリシス（5V で最大約 1.6 V）を提供する。低電力用途に対しては TLV3201 は内部 1.2 mV ヒステリシスを備えたマイクロワット級動作が可能であり、LM393 のようなコレクタ開放コンパレータはヒステリシスの確立のために外部プルアップ抵抗およびフィードバックネットワークを必要とする。
エンジニアはこれらの原理をスイッチバウンス除去（RC フィルタを用いて機械的バウンス時間を超える）、ゼロクロス検出（ノイズ振幅より大きいヒステリシスを設定）、弛振発振子に適用する。弛振発振子ではタイミングは電源電圧と閾値電圧の対数関数を用いて計算される。ヒステリシスの適切なサイズ付けは設計上の一般的な罠を回避するために極めて重要である：例えば、閾値を過度に接近させたり、スルーレートを考慮せずにオペアンプをコンパレータとして誤用したりすることがこれらに含まれる。これにより、電池動作およびノイズの多いレガシーシステムにおける堅牢な性能を確保する。
本文
シミット・トリガー設計の完全ガイド：原理、実装と応用
はじめに：なぜコンパレータにヒステリシスが必要なのか？
標準的なコンパレータは、入力が基準電圧を越えるたびに出力状態を切り替えます。しかし、ノイズや緩慢な変化がある場合、「チャタリング（振動）」を引き起こして誤動作するリスクがあります。オットー・シミットが 1934 年に神経信号測定のために考案した「正帰還」の技術を応用することで、入力が増加するか減少かによって異なる閾値を持ち、クリーンなデジタル出力を実現します。
ヒステリシスは以下のような組み込みシステムにおいて不可欠です：
- メカニカルスイッチのバウンス除去（デバウンシング）
- 波形整形
- アナログレベルサンプリング時の振動防止
- シンプルな発振器の実装
本記事では、逆相・非逆相オペアンプ設計から離散トランジスタ回路、CMOS IC の比較まで、ヒステリシス内蔵のコンパレータに関する実践的な工学情報を網羅しています。
基本原理と閾値の導出
1. 基本動作
正帰還（フィードバック）により出力が切り替わるのは、入力が明確な上側閾値 $V_{TH}$ と下側閾値 $V_{TL}$ のいずれかを越える場合のみとなり、ヒステリシスウィンドウ内の雑音による反復的な切り替えを防ぎます。
2. 逆相増幅器（Inverting）型オペアンプ
入抵抗 $R_1$、フィードバック抵抗 $R_2$、および飽和電圧 $V_{sat}$ を用いると、閾値は以下の式で計算されます：
- 上側閾値 $$ V_{TH} = \left( \frac{R_1}{R_1 + R_2} \right) \times V_{sat} $$
- 下側閾値 $$ V_{TL} = \left( \frac{R_1}{R_1 + R_2} \right) \times (-V_{sat}) $$
ヒステリシス幅 $V_H$ は： $$ V_H = V_{TH} - V_{TL} = \left( 2 \times \frac{R_1}{R_1 + R_2} \right) \times |V_{sat}| $$
注意：
- 実際のオペアンプは電源レイルよりわずかに低いところで飽和するため、計算値より閾値が小さくなる可能性があります。
- ヒステリシス幅を狭くするには $R_1$ を小さくします。
3. 非逆相（Non-inverting）型オペアンプ
重ね合わせの原理を用いると、上側・下側閾値は以下のようになります（$R_f$ はフィードバック抵抗）：
- 上側閾値 $$ V_{UT} = +\left( \frac{R_1}{R_f} \right) \times V_{sat} $$
- 下側閾値 $$ V_{LT} = -\left( \frac{R_1}{R_f} \right) \times V_{sat} $$
ヒステリシス幅は： $$ V_H = 2 \times \left( \frac{R_1}{R_f} \right) \times |V_{sat}| $$
設計例と回路構成の選定
逆相型シミット・トリガーの実装例
電源レイル $\pm 5\text{ V}$（$V_{sat} \approx 4.5\text{ V}$）を想定します。
- 抵抗値設定: $R_1 = 10\text{ k}\Omega$, $R_2 = 30\text{ k}\Omega$
- 計算結果:
- $V_{TH} \approx +1.13\text{ V}$
- $V_{TL} \approx -1.13\text{ V}$
- ヒステリシス幅 $V_H \approx 2.25\text{ V}$
設計のポイント： 常に、閾値バンド幅が最大予想ノイズ振幅よりも大きくなるよう設計し、チャタリングを防いでください。
非逆相型のメリットと注意点
- 動作原理: 入力が上側閾値を超えると出力が高になり、入力の下側閾値未満になるまで高电平を維持します。
- 特徴: ゼロクロッシング検出器やサイン波からスクエア波への変換器などで人気が高いです。
- 抵抗比の決定: 対称性を持たせる場合（$V_{UT} = -V_{LT}$）、以下の比が必要です。 $$ \frac{R_1}{R_f} = \frac{V_{UT}}{V_{sat}} $$
| デザイン要因 | ガイドライン |
|---|---|
| ヒステリシス幅 | 逆相：$R_1/(R_1+R_2)$、非逆相：$R_1/R_f$ で設定。センサーノイズ $\pm 100\text{ mV}$ の場合は $V_H \ge \pm 200\text{ mV}$ を確保。 |
| 入力バイアス電流 | 抵抗値は $10\text{ k}\Omega$ 〜 $100\text{ k}\Omega$ に保ち、オフセット電圧の影響を最小限にします。 |
| 出力ドライブ能力 | オープンコレクタ（LM393 など）はプルアップ抵抗が必要。立ち上がりエッジの遅延に注意。 |
| 参照電圧 | シングルサプライでは逆相入力をグランドより上の電圧にバイアスし、閾値式を調整します。 |
離散 BJT シミット・トリガー（トランジスタ回路）
2 つの BJT を用いる古典的な回路は、共通のエミッタ抵抗 $R_E$ を共有することでヒステリシスを生成します。
動作原理
- Q1 オン時: エミッタ電圧が上昇し、Q2 のベース電位を下げます。
- Q2 オフ時: エミッタ電圧が低下（グランド方向へ）。
- ヒステリシスはこのエミッタ電圧の変化量に起因します：$V_H \approx I_E \times R_E$。
設計例（NPN BJT）
- 構成: $R_{C1}, R_{C2} = 10\text{ k}\Omega$, $R_E = 1\text{ k}\Omega$
- 動作シナリオ:
- Q2 のオンストリーム電流を $1\text{ mA}$ と仮定。
- エミッタ電圧 $V_E = 1\text{ mA} \times 1\text{ k}\Omega = 1\text{ V}$。
- Q1 オンのための入力閾値：$V_{in} \approx 1\text{ V} + 0.6\text{ V} = 1.6\text{ V}$。
- スイッチ後、電流が $0.1\text{ mA}$ に減少し $V_E \approx 0.1\text{ V}$ になる。
- Q2 オンのための入力閾値：$V_{in} \approx 0.1\text{ V} + 0.6\text{ V} = 0.7\text{ V}$。
- 結果: ヒステリシス幅 $V_H \approx 1.6\text{ V} - 0.7\text{ V} = 0.9\text{ V}$。
※実装注意: $R_E$ を小さくするとヒステリシスが減少し、大きくすると回路が振動する可能性があります。数百オームの $R_E$ で TTL レベル（約 $0.3\text{-}0.5\text{ V}$）を得るのが一般的です。
統合 CMOS シミット・トリガーインバータ
現代のロジックファミリは、外部部品なしで固定ヒステリシスを備えたコンパクトなゲートとして提供されます。
SN74HC14（HC ロジック）
- 特徴: 6 インバータ内蔵。耐ノイズ性が高い。
- 動作電圧: $2\text{-}6\text{ V}$
- 典型値 ($V_{CC}=4.5\text{ V}$): $V_{T+} \approx 2.5\text{ V}$, $V_{T-} \approx 1.6\text{ V}$ （$V_H \approx 0.9\text{ V}$）
- 伝搬遅延: 約 $12\text{ ns}$
SN74LVC1G14（LVC ロジック）
- 特徴: 単一パッケージ。超低消費電力かつ高速。
- 動作電圧: $1.65\text{-}5.5\text{ V}$
- 典型値 ($V_{CC}=5.5\text{ V}$): $V_H \approx 0.7\text{-}1.1\text{ V}$
- 伝搬遅延: 約 $1.5\text{ ns}$（マイクロコントローラ・FPGA インターフェースに最適）
CD40106 / MC14584（4000 シリーズ）
- 特徴: 広帯域電源動作（$3\text{-}18\text{ V}$）。大信号への耐性が強い。
- 最大ヒステリシス: $V_{CC}=15\text{ V}$ で約 $3.5\text{ V}$。
- 欠点: 伝搬遅延が数十ナノ秒と比較的大きい。
MC74HC14A（HCT バリアント）
- 特徴: TTL 互換入力閾値を持つ。5V TTL デバイスとの接続に適している。
- 典型値 ($V_{CC}=5\text{ V}$): $V_{T+} \approx 1.2\text{-}2.1\text{ V}$, $V_{T-} \approx 0.5\text{-}1.4\text{ V}$
CMOS インバータ比較表
| デバイス | 電源範囲 | ヒステリシス (典型) | 伝搬遅延 | 用途 |
|---|---|---|---|---|
| SN74HC14 | 2–6 V | 0.4–2.1 V | $\approx 12\text{ ns}$ ($4.5\text{ V}$) | 5V ロジックシステム |
| SN74LVC1G14 | 1.65–5.5 V | 0.71–1.11 V (5.5V 時) | $\approx 1.5\text{ ns}$ ($3.3\text{ V}$) | 高速デジタルインターフェース |
| CD40106 | 3–18 V | max 1.6 V ($5\text{ V}$) | ナノ秒オーダー (遅延大) | 高ノイズ環境 / 広電圧 |
ヒステリシス内蔵のコンパレータ IC
LM393（外部フィードバック型）
- 特徴: デュアル・オープンコレクタ。2–36 V で動作。
- ヒステリシス: 内蔵なし。外部抵抗 $R_H$ で正帰還を追加する必要があります。
- 例：入力 $> 2.7\text{ V}$ で高、$< 2.3\text{ V}$ で低に切り替わり（$\Delta V = 0.4\text{ V}$）。
- プルアップ抵抗: 約 $4.7\text{ k}\Omega$ が一般的。
TLV3201（内蔵微小ヒステリシス型）
- 特徴: マイクロパワー・高速度。バッテリー駆動向け。
- 仕様:
- 動作電圧：$2.7\text{-}5.5\text{ V}$
- 伝搬遅延：$40\text{ ns}$
- 内蔵ヒステリシス：$1.2\text{ mV}$（極めて小さく、高速信号に適する）。
- 用途: ハイスピード PWM モニタリング、ゼロクロス検出。
応用事例
1. スイッチ・デバウンシング
メカニカルスイッチの振動を防ぎます。
- 構成: シミット・トリガー入力に RC フィルター（例：$10\text{ k}\Omega + 1\mu\text{F}$）を接続。
- 原理: キャパシタの充電速度がバウンス期間より遅いため、ノイズで切り替わらないように保ちます。
- 推奨文献: SR ラッチの理解：理論、設計、真値表、および実装
2. ゼロクロス検出と信号スクエア化
AC 波形のゼロ点を検出し、正弦波をスクエア波に変換します。
- 抵抗比調整: 対称性を持たせるため $V_{UT} = -V_{LT}$ に設定し、必要に応じてヒステリシス幅をノイズ振幅より大きく設定します。
3. リラックス発振器（オシレーター）
RC ネットワークとインバータを組み合わせてスクエア波を生成します。
- 周期計算式: $$ T = R \times C \times \ln\left(\frac{V_{CC} - V_{TL}}{V_{CC} - V_{TH}}\right) + R \times C \times \ln\left(\frac{V_{TH}}{V_{TL}}\right) $$
- 設計: 周波数調整には $R$ と $C$ の値を変化させます（例：$R=10\text{ k}\Omega$〜$1\text{ M}\Omega$, $C=100\text{ pF}$〜$1\mu\text{F}$）。
4. センサー信号条件化
ゆっくり変化するセンサー出力をデジタルロジックに安全に入力するための波形整形です。
一般的なミステイクと注意点
- 正帰還の省略: オペアンプを裸コンパレータのように接続するとチャタリングします。必ず正帰還（ヒステリシス）を追加するか、統合型デバイスを使用してください。
- ヒステリシスが小さすぎる設定: ノイズ振幅より $V_H$ が小さいと機能しません。最悪ケースのノイズより十分に大きな余裕を持たねばなりません。
- シングルサプライでの参照バイアスの忘れ: グランド基準で入力するとロックアップする可能性があります。適切なバイアス電圧を設定してください。
- 汎用オペアンプをコンパレータとして使用: オペアンプはオープンループ切り替えに最適化されていないため、応答速度が不足します。必要であれば専用コンパレータ（LM393, TLV3201 など）を使用してください。
- プルアップ抵抗の見過ごし: オープンコレクタ出力の場合、プルアップなしでは出力が未定義状態になります。
- 電源ノイズへの無視: 電源レイルにキャパシタを並列接続し、製造元のレイアウトガイドラインに従ってください。
FAQ（よくある質問）
Q: シミット・トリガーとは何で、どのように動作しますか？ A: 正帰還を備えたコンパレータで、入力が増加と減少において異なる閾値 ($V_{TH}, V_{TL}$) を持ちます。これによりノイズによる誤切り替えを防ぎます。
Q: コンパレータとの違いは何ですか？ A: 裸のコンパレータは単一閾値を持つためノイズに弱く、シミット・トリガーは正帰還により耐ノイズ性を有します。
Q: ヒステリシス電圧をどのように計算しますか？ A: 逆相オペアンプでは $V_H = \left(2 \times \frac{R_1}{R_1+R_2}\right) \times |V_{sat}|$ で計算できます。
Q: 74HC14 とオペアンプを使い分けるべき何时ですか？ A: 74HC14（または LVC1G14）: デジタルインターフェース、波形整形、発振器に最適（外部部品不要）。 オペアンプ/コンパレータ: 閾値を可変にしたい場合、アナログ信号レベルを直接扱う場合、広電圧動作が必要な場合に使用します。
Q: スイッチのデバウンシング方法は？ A: 入力に RC フィルター（例：$10\text{ k}\Omega, 1\mu\text{F}$）とヒステリシスを組み合わせたインバータを接続します。これによりノイズで切り替わらないように保証できます。
Q: リラックス発振器として使用可能か？ A: はい、RC タイミングネットワークと組み合わせてスクエア波を発振させることができます。
結論
シミット・トリガーはアナログ信号をデジタルレベルに変換する際のノイズ耐性の要です。ヒステリシスの原理を理解し、適切な抵抗値やデバイス特性を選択することで、信頼性の高いインターフェース回路や発振器を設計できます。IoT やウェアラブルデバイスなど電力効率の重要な場面では、超低消費電力かつ適度なノイズマージンを備えたコンパレータの選択がますます重要になっています。