
2026/09/19 4:01
AMD Ryzen は2年でなぜ50%も性能向上を遂げたのか?
RSS: https://news.ycombinator.com/rss
要約▶
Japanese Translation:
AMD の最新 CPU ジェネレーションは、業界の停滞という期待を覆す computing power(計算性能)における画期的な進歩を表しています。Geekbench 6 の主要なパフォーマンスデータによると、AMD Ryzen 7 8 コア チップは 2022 年から 2024 年にかけて総性能が約 50% 向上しており、具体的には 2024 年の Zen 5 モデルは前世代の Zen 3 と比較してシングルコアタスクで 47%高速化し、マルチコアタスクでは 58%高速化しています。この飛躍は、Zen 5 マイクロアーキテクチャにおける大幅な構造改良に起因しており、最大ブーストクロックが 4.5GHz から 5.2GHz に向上し、トランジスタ数は 110 億から約 50%増加した 160 億へと増大しています。
技術的強化は深く具体的です:命令あたりのサイクル数(IPC)は 6 から 8 に倍増し、整数 ALU の数は 4 から 6 に増加しました。キャッシュリソースも大幅に拡大しており、コアあたり L2 キャッシュが 1 MB に倍増し、L1 データキャッシュは 32 KB から 48 KB に成長しました。実行リソースも強化され、再順序バッファの容量が 256 エントリから約 2 倍の 448 エントリに増大し、命令スケジューリングを改善しています。データスループット能力も大幅に広げられ、Zen 5 は前世代の 256 ビットユニットに対し 4 つの 512 ビット SIMD ユニティを導入し、メモリの読み出し/書き込み演算でサイクルあたり 2 つの 512 ビットのロードを処理する能力を持つ一方、prior models(以前のモデル)では 256 ビットでした。
今後の展望として、AMD はコードネーム「Venice」の次世代製品を準備しており、これは 256 コアのエピックプロセッサで、1 GB の L3 キャッシュを備えていると見込まれています。これらの進歩は、ユーザーが要求の高いアプリケーション向けのより高速なワークフローを期待でき、ハードウェア開発は停滞せず急速に進化していることを示しています。この話題に関するさらなる読み物として、Tom's Hardware の AMD Epyc 9996「Venice」に関する記事などに追加の技術的洞察が提供されています。
本文
AMD Ryzen 7プロセッサの進化:なぜCPUはつまらないという意見が変わるのか
多くの人から CPU は停滞しており大きな変化を期待できないという声があります。しかし、2022 年から 2024 年にかけて発表された AMD Ryzen™ 7 プロセッサ(5800X3D、7800X3D、9800X3D)の事例を見れば、その印象は覆されます。これらはすべて 3D V-Cache を搭載した比較可能な 8 コアチップですが、2 年間のスパンで性能は劇的に向上しています。
パフォーマンスの劇的な向上
Geekbench®6 のスコアで見ると、2022 年から 2024 年の間でパフォーマンスは約 50% も向上しました。
| 比較年度 | モデル名 | アーキテクチャ |
|---|---|---|
| 2022 | Ryzen 7 5800X3D | Zen 3 |
| 2023 | Ryzen 7 7800X3D | Zen 4 |
| 2024 | Ryzen 7 9800X3D | Zen 5 |
シングルコア・マルチコアスコアの推移
| コアタイプ | 2022 (Zen 3) | 2023 (Zen 4) | 2024 (Zen 5) |
|---|---|---|---|
| シングルコア | 2,016 | 2,426 | 2,969 |
| マルチコア | 11,832 | 15,508 | 18,751 |
- 2024 年モデルは 2022 年モデルと比べて、シングルコアで約 47%、全コアを使用する場合は**約 58%**も高速化されています。
- この性能向上は、単なるクロック周波数の上昇だけで達成されているものではありません。
クロック周波数の実態
最高動作周波数は 4.5 GHz から 5.2 GHz へと上昇していますが、これはわずか 15% の増幅に留まります。これだけでは上記のような性能差は説明できません。
| 年 | アーキテクチャ | ベースクロック | 最大ブーストクロック |
|---|---|---|---|
| 2022 | Zen 3 | 3.4 GHz | 4.5 GHz |
| 2023 | Zen 4 | 4.2 GHz | 5.0 GHz |
| 2024 | Zen 5 | 4.7 GHz | 5.2 GHz |
トランジスタ数の増加と配分
トランジスタ数は約 110 億個から 160 億個へとほぼ50% 増えています。 この余剰分の大部分は、キャッシュメモリではなく、コア自体への追加に充てられています。
Zen 5 コアがどう性能を向上させたか
では、余剰のトランジスタをどうやって性能向上に結びつけるのでしょうか?答えは**「コアをより広くし、処理に利用するリソースを増やす」**ことにあります。
具体的な構造変化は以下の通りです。
1. コア内リソースの増強
- ディスパッチ幅: 毎サイクル処理可能な命令数が 最大 6 指令から 8 指令へと拡大されました。
- L2 キャッシュ: コアごとの容量が 512 KB から 1 MB に倍増しました。
- L1 データキャッシュ: 32 KB から 48 KBへと拡張されています。
- 整数用 ALU: 演算器の数が 4 つから 6 つへ増加しました。
- 再順序化バッファ: エントリ数が 256 から 448へと成長しました。
これらの変化により、プロセッサはより多くの命令を同時に処理(in flight)し、効率的にスケジューリングできるようになっています。
リソース比較表
| 機能 | Zen 3 (2022) | Zen 4 (2023) | Zen 5 (2024) |
|---|---|---|---|
| コアごとの L2 キャッシュ | 512 KB | 1 MB | 1 MB |
| L1 データキャッシュ | 32 KB | 32 KB | 48 KB |
| ディスパッチ幅 | 6 | 6 | 8 |
| 整数用 ALU | 4 | 4 | 6 |
| 再順序化バッファ | 256 | 320 | 448 |
2. データ並行処理(SIMD)の進化
Zen 5 は、データ並行処理能力においても全く異なるマシンへと進化しています。
- SIMD アリフメティックユニット: Zen 3/4 の「4 つ×256 ビット」から、**「4 つ×512 ビット」**へ倍増しました。
- ロード機能: 毎サイクルの処理容量が2×256 ビットから 2×512 ビットへと拡大。
- ストア機能: 毎サイクルの処理容量が1×256 ビットから 1×512 ビットへ拡大。
まとめ:今後の展望
プロセッサは、単に高速化だけでなく、根本的に**「幅広」**な設計へと進化しています。これは現在購入可能なデスクトップチップにおける変化を示すものです。
今後どうなるでしょうか?
- AMD は既に、ギガバイト級の L3 キャッシュを備えた 256 コア規模の Epyc チップ(Codename: Venice)について言及しています。
- デスクトップ向けのコア自体がどのような姿になるかはまだ不明ですが、想像しただけで非常にエキサイティングな未来が待っています。
【関連記事】 AMD の 256 コア搭載 Epyc™ プロセッサ「Venice」9996(Tom's Hardware)