
2026/09/16 0:31
TSMC が次世代 A14 ノードの詳細を公開
RSS: https://news.ycombinator.com/rss
要約▶
Japanese Translation:
Summary:
TSMCのShien-Yang Wu氏は、12月14日(月)のAdvanced Logic Technology (ALT) セッションにおいて、A14 NanoFlexTM Proプラットフォームを発表した。この画期的な技術は、次元のルールベースのスケーリングにより実現された、セルサイズが0.017μm²未満の世界最小SRAMおよび史上最も高いSRAMマクロ密度を特徴としている。本プラットフォームはN2の前世代に対して全ノードレベルで「性能÷電力÷面積」の向上を提供し、速度は10〜15%向上、エネルギー使用量は25〜30%削減、チップ密度は約20%高くなる。主要な有効機能として、Through-Silicon Via (TSV)、超微細な4.5μmのSoICボンディングピッチを可能にする革新的なRedistribution Layer (RDL) 技術、ならびにSoIC製品向けのシステムレベル統合を加速させる高性能MiMプロセスが挙げられる。堅牢な歩留まりとデバイスの進歩に支えられ、本プラットフォームは2028年までにはフルスケールの量産を目指しており、TSMCのAdvanced Logic Technology戦略の文脈において、よりコンパクトで高性能な次世代デバイスの実現に向けた道を開く。
本文
TSMC A14 NanoFlex™ プロプラットフォーム技術:世界最小 SRAM と PPA の飛躍的向上
テクノロジーの主要な成果
-
世界最小の SRAM 実現
- 次元ルールスケーリングによる革新により、セルサイズが0.017μm²未満の世界最小 SRAM を達成。
- 史上最も高いSRAM マクロ集積度を提供。
-
前世代(N2)に対する PPA の全体的な改善
- 標準セルへのイノベーションと組み合わせにより、以下の指標で大幅な向上を実現:
- 速度向上: ロジックと SRAM のスケーリングにより**10%〜15%**向上。
- 低消費電力化: **25%〜30%**の削減。
- チップ集積度向上: 約**20%**の増加。
- 標準セルへのイノベーションと組み合わせにより、以下の指標で大幅な向上を実現:
システム統合に向けた新機能開発
- SoIC(System-on-Integrated Circuits)への対応強化
- TSV(Through-Silicon Via): システムレベルの統合と SoIC プロダクトのスケーリング加速を支援。
- RDL(Redistributed Layer): 4.5μm ピッチに対応する革新的な構造を開発。
- 高性能化プロセス
- MiM(Metal-Insulator-Metal)プロセスの開発が進められている。
今後のロードマップと信頼性
- 量産化の軌道修正
- 堅牢な歩留まりとデバイス進歩が後押しし、2028 年に量産化を目指す段階にある。
セッション情報
発表者
- 責任者: シューエンヤン・ウー氏(Shu-Yen Yang / Shu Yean Wu)
- 所属: Taiwan Semiconductor Manufacturing Company (TSMC)
関連セッション
- 日程: 月曜日
- タイトル: ALT「プラットフォームと DTCO」
- 時間: 午後 1 時 45 分 ~ 午後 4 時 45 分
- 会場: アドバンスト・ロジック・テクノロジー(ALT)エリア