2026/08/07 4:07

ASIC のリバースエンジニアリングは可能か？

RSS: https://news.ycombinator.com/rss

要約▶

Japanese Translation:

Jane Street は、エンジニアに独自の ASIC チップレイアウトから隠された文字列をリバースエンジニアリングするハードウェア中心のチャレンジを導入し、それ以前のソフトウェア重視のパズルを超えた重要な進化を示しました。参加者は GDS レイアウト（メタル、配線、アクティブトランジスタ層など）とサンプルの入力/出力のみが提供され、回路をシミュレート（KLayout や Magic VLSI などのツールを使用）、その目的を特定し、[rst_n] を入力試行の前にトグルして [success] シグナルが高レベルになるまで隠された文字列を抽出し、成功シグナルに影響のない非必須セクションを無視するという目標が課されます。設計には、回路とリポジトリの両方、そして無視できる領域にも秘密の「イースターエッグ」が埋め込まれています。AI 生成ソリューションとは異なり、この課題ではオープンソース PDK ベースの GDS ファイルを用いて回路機能の物理シミュレーションが要求されます。方法の簡単な説明を含む提出は 2026 年 9 月 4 日まで受け付けられ、オンラインでのスロイヤーは厳しく禁止されています。協力は推奨されますが、期限前に完全な記事を投稿することは許可されていません（AI はスクリプト作成やウォームアップ課題の解決に利用可能です）。質問は asic-puzzle@janestreet.com に送信してください。このチャレンジは、Jane Street のコーディングコンペティション開催の伝統を発展させると同時に、高速取引システム向けの FPGA や ASIC の設計など内部テックスタックに深く関わり、コミュニティ向けに Hardcaml などの教育リソースを提供します。2026 年後半には、参加者が自身のチップを設計し製造の可能性を検討するコンペティションを開催予定で、理論と物理的実装をつながり高めるものです。特色ある記事は特集され、上位ソリューションにはスワッグが授与されます。また、ツールテストや GDS 構造学習のためのワークドエグザンプル（単純なバイナリアッダー）も利用可能です。

Text to translate:

Jane Street has introduced a hardware-centric challenge inviting engineers to reverse-engineer a hidden string from a custom ASIC chip layout, marking a significant evolution beyond their previous software-focused puzzles. Participants are given only the GDS layout—including metal, routing, and active transistor layers—and sample inputs/outputs; their objective is to simulate the circuit (using tools like KLayout or Magic VLSI), determine its purpose, extract the hidden string by toggling [rst_n] before input attempts until the [success] signal goes high, and ignore non-essential sections that do not affect the success signal. The design embeds secret "Easter eggs" within both the circuit and repository, including in those ignorable areas. Unlike AI-generated solutions, this task requires physical simulation of circuit functionality using open-source PDK-based GDS files. Submissions with brief method descriptions are due by September 4, 2026, with a strict prohibition against online spoilers; collaboration is encouraged, but posting full writeups before the deadline is not allowed (AI may assist in scripting or solving warm-ups). Questions should be directed to asic-puzzle@janestreet.com. This challenge builds on Jane Street's tradition of hosting coding competitions while delving into their internal tech stack—designing FPGAs and ASICs for high-speed trading systems—and offers educational resources like Hardcaml to the community. Later in 2026, they plan to launch a competition where participants design their own chips for potential fabrication, further bridging theory and physical implementation; featured writeups will be highlighted and swag awarded to top solutions, with a worked example (simple binary adder) available for testing tools and learning GDS structures.

本文

ジェーンストリート ASIC パズル第 2 弾：レイアウトからのリバースエンジニアリング

今年初めに発表されたニューラルネットワーク推測パズルの大好評を受け、今回はテクノロジーのスタックへと踏み込んだ第 2 弾です。我々が設計したチップ（ASIC）のレイアウト情報のみを提供し、参加者にリバースエンジニアリングを挑んでいただきます。

チップ製造と GDS ファイルの仕組み

現代の半導体チップは、以下の工程を経て「物理的なシリコン」へと変貌します。

設計から Netlist の作成
- ハードウェアデザイナーが Verilog などの記述言語で回路を描画。
- NAND ゲート、NOR ゲート、XOR ゲート、フリップフロップなどの論理ゲートのリスト（Netlist）へシンドロマイズ化。
配置配線と GDS ファイルの生成
- EDA（電子設計自動化）ツールがゲートを配置し、金属導線やビア（通孔）を描画。
- 最終出力としてGDS ファイルが生成されます。これはダイス上の各レイヤーにおけるトランジスタから最上部の金属までを記述した幾何学データであり、実際の製造工場（ファウンドリ）で使用するファイルです。

重要なポイント: GDS ファイルは実質的に「それ自体がチップ」であり、その中の動作はすべて網羅されていますが、一切のラベル（機能名など）は付いていません。

パズルの概要とミッション

ミッション内容

私たちが提供する情報は以下の通りです：

ASIC の最終的なマスクデータ（金属層、配線層、アクティブトランジスタ層など）。
サンプル入出力データ。

あなたの任務:

レイアウトから Netlist を復元する。
回路の真の目的を特定する。
チップの動作を理解し、最終的な解答となる文字列を探り出す。

解答へのアプローチヒント

📐 レイアウト観察: 物理的な配置自体が機能への手がかりです。
⚠️ 無効な出力の見逃し: デザインの一部は生成に使われますが、
```
[success]
```
出力には影響しません。初期段階でこれを無視しても構いません。
🔄 シミュレーションの発見: 回路を実際にシミュレーションする手法を見出し、解答を検証します。
✅ 成功条件:
```
[success]
```
信号が**高电平（high）**になることが正しい解答です。入力を試す際は必ず
```
[rst_n]
```
を反転させてください。
🥚 イースターエッグ: パズル解決とは無関係な楽しい要素を回路内に仕込んでいます。

提出ルールと注意点

回答の提出: 解答と簡潔な解法説明を以下のフォームより提出してください（2026 年 9 月 4 日まで）。
🤝 協力について: 友人らとの協力は可能です。ただし、締切までのオンラインでのネタバレや完全解答の投稿は控えてください。
📢 回答発表後の対応: 個人ブログやリポジトリで解答を発表される場合はお知らせください（フォローアップ記事でのリンク紹介の可能性あり）。
🤖 AI 利用ポリシー:
- ❌ パズルファイルそのものを AI に入力して解答を生成することはお控えください。
- ✅ 解答探索のためのスクリプトやコード作成に AI を活用することは自由です（ウォームアップ問題でも同様）。

疑問は

asic-puzzle@janestreet.com

へお問い合わせください。（機能に関するヒント提供は不可）

受賞: 最も興味深い解答や技術手法をご紹介するとともに、賞賛する解答者にはスワグをお送りします。

ウォームアップ問題（GDS ファイル入門）

GDS ファイルに触れたことがない方でも安心して始められます。小さな実例を用意しました：

内容: 二値加算器。
提供物: Verilog ソースコード、ゲートレベルの Netlist、生成された GDS ファイル。

これを用いて以下を練習してください：

回路がレイアウト上にどのようにマッピングされるかを目で追う訓練。
本番のパズルを解くためのツールの構築とテスト。

必要な環境:

無料かつオープンソースです。
オープンソースの PDK を使用した設計。
```
KLayout
```
や
```
Magic VLSI
```
などのツールで GDS ファイルを開き、層ごとの構造を確認・探索可能。

ジェーンストリートにおけるハードウェア技術

当社のハードウェアチームは、世界最高速な取引システムのいくつかを動かす FPGA と ASIC を設計しています。日々の業務には以下の要素が満ちています：

無数のゲート、タイミングレポート、波形図の前で何が起きているかを解き明かす仕事。

解決した時の深い満足感と難しさは、当社のエンジニアが最も楽しみにしている理由の一つです。

さらに学びを深める方法

💻 キャリア: ハードウェア（FPGA/ASIC）インターンシップや正社員のポジションへ。
📚 技術: オープンソースの OCAML ベースハードウェア設計ライブラリ
```
Hardcaml
```
を読む。
🎓 学術: Visiting Researcher プログラムや Graduate Fellowship プログラムに参加する。

単に連絡先を維持したい場合は、こちらのフォームよりお気軽にご連絡ください。

さらに大きな挑戦が待ち受けています！ 本パズル自体はウォームアップです。今年後半には、リバースエンジニアリングではなく**「独自チップの設計」**という競技を開催予定です。勝者は実際の製造とリアルワールドでの動作検証が行われます。詳細は後日ブログにて発表します！

同じ日のほかのニュース

一覧に戻る →

2026/08/07 5:23

AMD が推論性能向上のためにモデルをシリコンに刻むことでタラアスを取得

## Japanese Translation: AMD がトロントに本社を置くスタートアップであるタラス（Taalas）を買収したことは、AI ハードウェアの景観において大きな転換点を意味し、従来の「メモリ内計算」アーキテクチャを通じて NVIDIA の支配的地位に挑戦することを目的としています。標準的な高帯域幅メモリとは異なり、タラスのチップはマスキング ROM ファブリックを使用して静的な重み値をシリコン上に直接刻み込み、動的な KV キャッシュのために SRAM 呼出ファブリックを使用するモデル専用集積回路（MSIC）として動作します。このアプローチにより、AMD は既存の Instinct GPU アーキテクチャ内で、GPU がプロンプト処理を担いながらタラスのチップがトークン生成を担当するという disaggregated な形でこれらの専門的なアクセラレーターを展開できます。初期のベンチマークでは、HC1 チップは Meta の Llama 3.1 を処理する速度において、現在の NVIDIA GPU よりも 48 倍、Cerebras のアクセラレーターよりも 8.5 倍高速であることが示されています。さらに、重み値をシリコン上に刻むことにより、この技術は従来の方法に比べてトレーニングコストを 100 分の 1 に削減すると推定されます。しかし、この効率性には代償があります：顧客はモデルロックインに直面しており、これらのチップを導入するには、大規模なモデル更新に対して単なる LoRA アダプターではなく、コストのかかる「再スピン」（金属層の変更）を必要とします。規制上の承認が必須であるにもかかわらず、本取引は第 4 四半期に完了する見込みであり、夏には 200 億パラメータ向けに設計された次世代 HC2 チップの登場へと道を開きます。OpenAI、Anthropic、Meta など主要な AI プレイヤーは既に Instinct の顧客であり、AMD はこれらの柔軟で高性能なソリューションを通じて業界のワークロードを再構築する位置づけにあります。

2026/08/06 0:33

NSFインウイェー太陽望遠鏡が隠された太陽過程の重大な発見をもたらす

## Japanese Translation: 2026 年 8 月 5 日、NSF NSO、NSF NCAR HAO、および MPS に所属する研究機関を含む国際チームは、「Nature」誌に重大なブレークスルーを掲載し、太陽表面におけるケルビン＝ヘルムホルツ不安定性（KHI）の初の実験的確認を発表した。NSF デイヴィッド・K・イノーイ太陽望遠鏡—which はその 4 メートルの主鏡によって匹敵する解像力を提供した—を使用して観測者は、渦距離が 50–65 km の渦状の極細な旋回パターンを捉えた。このパターンは 416 nm の波長において、モルアイに見られるような構造を示していた。これらの観測は磁気要素の変形された境界線と縞構造を明らかにし、物理ベースのシミュレーション（MURaM コード）および解析理論と完全に一致した。この発見は、KHI が磁場線をねじり、プラズマの混合を駆動し効率的な拡散を行う自然なエンジンとして機能することを確認している。この機構は、太陽の 11 年周期の磁気サイクルの説明、ならびに磁気エネルギーがどのように蓄積し日食爆発を燃料とするかを詳述することで「コロナ加熱ミステリー」の解決に不可欠である。将来の自動解析ではエネルギー転送量および宇宙天気への影響を定量化し、地球基盤技術を混乱させる爆発的な太陽嵐に対する予測を大幅に向上させるだろう。 ## Text to translate: "On August 5, 2026, an international team including researchers from NSF NSO, NSF NCAR HAO, and MPS announced a major breakthrough in *Nature*: the first experimental confirmation of Kelvin-Helmholtz Instability (KHI) on the Sun's surface. Using the NSF Daniel K. Inouye Solar Telescope—which delivered unmatched resolving power via its four-meter mirror—observers captured ultra-fine swirling patterns resembling whirlpools with vortex distances of 50–65 km at a wavelength of 416 nm. These observations, which revealed deformed boundaries of magnetic elements and striped structures, matched perfectly with physics-based simulations (MURaM code) and analytical theory. The discovery confirms that KHI acts as a natural engine, twisting magnetic field lines to drive plasma mixing and efficient diffusion. This mechanism is vital for explaining the Sun's 11-year magnetic cycle and resolving the 'coronal heating mystery' by detailing how magnetic energy accumulates and fuels solar flares. Future automated analysis will quantify energy transfer and impacts on space weather, significantly improving predictions for explosive solar storms that disrupt Earth-based technology."

2026/08/07 6:49

Show HN: ポケットモンスターエメラルドをRaspberry Pi Pico 2 に移植しました

## Japanese Translation: 報告される最も大きな成果は、252 MHz で動作し、1 秒間に 60 フレームの画率を実現することで、Pokémon Emerald が WeAct Studio Core2350B マイクロコントローラー (RP2350B) にてネイティブに正常に動作することに成功した点である。本システムは、オンボードフラッシュストレージから直接フルゲームプレイ、電源サイクルを超えた持続的なセーブデータの保存、ハイクオリティな HD 対応 HDMI 出力を提供し、従来のエミュレーションオーバーヘッドを排除している。本プロジェクトでは、元のアーム v4T コードを現代的な Cortex-M33 コアに書き直し、コア 1 上でソフトウェア的にゲームボーイアドバンスのビデオハードウェアを実装し、コア 0 でゲームロジックを担当させることでこの成果を実現した。また、既存のオープンソースエコシステムを活用し、pokeemerald-wasm のハードウェア抽象化層と参照ラスタライザーを用いてバイト単位正確な PPU 検証を確保している。しかし、ハードウェアおよび実装上の制約により、高度な機能は未完了の状態である。オンライン取引、対戦、ミステリーギフト、リンクケーブルサポート、RFU は利用できない。これは、Emerald が要求する特定の RTC ビットバンギング機能が不足している（カートリッジ GPIO の読み取り値がゼロ）ためである。音響システムは m4a エンジンを使って音楽を再生するが、DPCM および逆再生楽器については無音のスタブが含まれており、フレームレート連動型のミキシングにより 60 fps 未満でアンダーランが発生する可能性もある。さらに、シネマティックなイントロは最適化された高速パスの欠如によりメインループよりも若干遅く実行される。ビルドプロセスには、標準形式からアセットを生成し、ソースコードを単一のイメージにコンパイルして 16 MB の QSPI フラッシュから実行し、読み込み用の `.uf2` ファイルを作成することを含んでいる。このマイルストーンにより、複雑なゲームボーイアドバンスタイトルが極めて低コストのマイクロコントローラー上で効率的に実行できることが証明され、レトロゲーミング愛好家向けに新たな予算フレンドリーなプラットフォームを提供するとともに、コアとなる作業は MIT ライセンスの下で公開される（上流のアセットおよび ROM は除く）。