← 2026-07-12 の一覧へ戻るホーム
ゼロから設計されたオープンソースの携帯型ゲーム機「RISCBoy」

2026/07/12 6:58

ゼロから設計されたオープンソースの携帯型ゲーム機「RISCBoy」

RSS: https://news.ycombinator.com/rss

元のHacker News記事へ ↗
要約▶

Japanese Translation:

RISCBoy は、RISC-V 互換 CPU とラスタグラフィックスパイプラインを从头設計されたオープンソースの携帯用ゲームコンソールです。その主要な成果は、合成可能な Verilog 2005 で記述され、完全に検証されたプロセッサ設計であり、Lattice iCE40-HX8k（7680 ロジック要素を使用、LUT4 ベース）などの特定 FPGA ハードウェアをターゲットとしています。プロジェクトは RV32IMC インスピーションセットに厳密に従い、M モード制御レジスタ、例外処理、ベクトored 外部割り込み向けの準拠拡張機能といった本質的な機能を実装することで、アーキテクチャ準拠の他、riscv-formal サイスイツを使用して厳格な形式的検証も実施しています。完全なソースコードは 

git clone --recursive https://github.com/Wren6991/RISCBoy.git
で入手可能で、サブモジュールが必要な場合は手動での更新が必要です。開発には RV32IMC ツールチェーン（
./configure --with-arch=rv32imc
で構築）と Xilinx ISIM 14.x（Linux 専用）によるシミュレーション、そして 
scripts/
フォルダ内の makefile を使用します。合成にはオープンソースのツールチェーンが使用され、Yosys が合成、nextpnr が配置・配線、Project Icestorm がビットストリーム生成を担当し、Lattice HX8k 評価ボード（
HX8k-EVN.mk
）や実験的な ECP5 サポート（
ECP5-EVN.mk
）などのターゲットをサポートしています。
hdl
ディレクトリにはバスファブ、グラフィックスユニット、hazard5 プロセッサコアの Verilog ソースが含まれており、
test
ディレクトリには Verilog テストベンチとソフトウェアケースを含む回帰テストが格納されています。現在、量産は iTead の 4 レイヤープロトタイピングサービスを活用し、10 ユニットを $65 で提供する Rev A PCB から開始されており、これらツールの合成と配線に使用されています。新たな Rev B PCB がゲートウェアの成熟に合わせて待機しています。この進化は、高レベルのソフトウェア開発と低レベルのハードウェアアーキテクチャを橋渡しする完全にカスタマイズ可能なプラットフォームを求める愛好家やエンジニアにとって意義のあるステップであり、現代のオープンソースコンピューティングエコシステムへの具体的な一瞥を提供しています。

本文

RISCBoy: オープンソース・ポータブルゲーム用コンソール

RISCBoy は、ゼロから設計されたオープンソースのポータブルゲーム用コンソールプロジェクトです。これは 2001 年に RISC-V が存在したと仮定する平行宇宙から来た「GameBoy Advance」に例えられ、ハンドヘルドコンソールへの愛の手紙および技術への熱いメッセージとしての側面を持っています。

プロジェクト概要

RISCBoy は iCE40-HX8k FPGA をターゲットとして設計されており、シネサジラブルな Verilog 2005 で記述されています。

  • 主要構成要素
    • RISC-V 互換のプロセッサ
    • ラスタグラフィックパイプラインおよびディスプレイコントローラ
    • チップインフラストラクチャ（バスファブリック、メモリコントローラ、UART、GPIO など）
    • KiCad で作成された PCB データレイアウト
  • 設計の背景
    • HX8k は LUT4 ベースの FPGA であり、論理素子 7680 を有します。32 ビットゲームコンソールを実装するには高負荷な設計となるため、非常に注意深い設計が必要です。
    • かつてオープンソース・IceStorm ツールチェーンで最大のターゲットとして扱われていましたが、現在はより高度な用途へ移行しています。

ハードウェア仕様と検証

  • プロセッサ規格
    • RV32IMC インSTRUCTION SET (命令セット) サポート
    • RISC-V 準拠スイートおよび 
      riscv-formal
      検証スイートのパス済み
    • 独自による形式検証プロパティチェックの実施可能（命令フロントエンドの整合性、バス準拠など）
    • M モード CSRs、例外処理、ベクトル型外部中断用の簡単な準拠拡張機能サポート

複製 (Cloning)

本リポジトリは HDL およびテストのためにサブモジュールを使用しています。以下のいずれかの方法でcloneしてください。

# リポジトリ全体をクローン（推奨）
git clone --recursive https://github.com/Wren6991/RISCBoy.git riscboy

# または、別名指定の場合
git clone https://github.com/Wren6991/RISCBoy.git riscboy
cd riscboy
git submodule update --init --recursive

※注意点: プロセッサのスタンドアロンテストを実行するには、再帰的サブモジュール更新が必要です。RISCBoy ゲートウェアビルドには不要です。

ツールチェーン構築 (RV32IMC)

ソフトウェアベースのテストのコンパイルには RV32IMC ツールチェーン が必須です。RISC-V GNU ツールチェーン GitHub の指示に従い、以下の手順で設定してください（Ubuntu 20.04 を想定）。

# 依存関係のインストール
sudo apt install -y autoconf automake autotools-dev curl python3 libmpc-dev libmpfr-dev libgmp-dev gawk build-essential bison flex texinfo gperf libtool patchutils bc zlib1g-dev libexpat-dev

cd /tmp
git clone --recursive https://github.com/riscv/riscv-gnu-toolchain
cd riscv-gnu-toolchain

# 【重要】--with-multilib-generator の設定を変更してください
./configure --prefix=/opt/riscv \
  --with-arch=rv32imc \
  --with-abi=ilp32 \
  --with-multilib-generator="rv32i-ilp32--;rv32ic-ilp32--;rv32im-ilp32--;rv32imc-ilp32--"

sudo mkdir /opt/riscv
sudo chown $(whoami) /opt/riscv
make -j$(nproc)

⚠️ 警告: RISCBoy は高性能な RV32IMC バージョンを想定しています。軽量な RV32I バリエーションでコンパイルされた実行ファイルを、RV32I 専用プロセッサ上で動作させると最悪の事態を引き起こします。ツールチェーンビルドスクリプトに 

--with-multilib
を指定して、必要な ISA バリエーション用の標準ライブラリを生成してください。

  • 小容量 FPGA (例: iCE40 UP5k)
    • 軽量な RV32I バリエーションを使用するように構成可能です。
    • コンパイラはあらゆる ISA をサポートしますが、標準ライブラリの生成設定も重要です。

シミュレーション

シミュレーションフローは Xilinx ISIM 14.x で駆動され、マクロファイルは 

scripts/
フォルダに格納されています（Linux バージョンの ISIM 用）。

テスト実行前には、別途 RISC-V 準拠スイートをチェックアウトする必要があります。

$ git submodule update --init --recursive

準備が完了したら、以下のコマンドを実行します。

. sourceme
cd test
./runtests
  • 全テスト実行: 
    runtests
    はすべての HDL レベルのテストを実行します。
  • ソフトウェアテスト用: RV32IC ツールチェーンが必要です。
  • カスタムパス設定: ISIM がデフォルト以外の場所にある場合、
    sourceme
    のパスを調整してください。
  • 特定のテスト実行 (GUI): 直接的にマクロファイルを起動します。 
    cd system
make TEST=helloworld gui

PCB デザイン

画像に示されているのは Rev A の PCB です。以下の仕様を満たしています。

  • 基板サービス: iTead の 4 レヤー製、5x5 センチメートルのプロトタイピングサービス（10 ブードで約 $65）互換
  • 回路図: スキーマを確認 (PDF)
  • 将来計画: Rev B は外観が大きく異なります。ゲートウェアとブートローダーの成熟を待って展開予定。現在の開発ハードウェアは「スノーフルー FPGA ボード」に似ています。

シンセシス (Synthesis)

iCE40 向けのオープンソース FPGA ツールチェーンを使用します。Linux 上で構築済み（Windows では未試行、Raspberry Pi で可能）。

ビルド手順

既存のマクロファイルを使用して画像を生成するには、ツールチェーン構築後以下のコマンドを実行します。

Lattice HX8k イバルジュエーションボード向け:

. sourceme
cd synth
make -f HX8k-EVN.mk bit

Lattice ECP5 向け (実験的サポート): 開発プラットフォームではないものの、ECP5_EVB イバルジュエーションボード用ファイルも用意されています。

make -f ECP5-EVN.mk BUILD=full bit

仕様変更: このビルドでは、RISCBoy の外部 512 KiB (16 ビット SRAM) を、ECP5 システムメモリのブロックから構築された内部 256 KiB (32 ビット同期メモリ) に置き換えます。

ディレクトリ構造

  • board: メイン RISCBoy PCB および開発用小型ボードの KiCad ファイル
  • doc: LaTeX ソース、図面、最新の PDF ビルド物
  • hdl: RISCBoy ゲートウェア Verilog ソース 
    • busfabric
      : AHB-lite クロスバーおよび APB ペリフェラルファブリック
    • graphics
      : ピクセル処理ユニットソース
    • hazard5
      : 完全に自己完結型の RISC-V プロセッサソース
    • mem
      : メモリコントローラ、推論/インジェクションラッパー、モデル
    • peris
      : UART、SPI、PWM などの小型ペリフェラル
    • riscboy_core
      : 構成要素をインスタンス化・接続するための構造モジュール
    • riscboy_fpga
      : FPGA およびボード向けトップレベルラッパー（IO、クロック、リセット制御）
  • reference: 使用される標準の PDF（例：RISC-V Instruction Set）
  • scripts: 管理上の「ゴミ」フォルダ
  • software: システムレベルテスト用 C ファイルコレクション（実用的なツリーではない）
  • synth: シンセシス作業ディレクトリ、トップレベルマクロファイル、ピン制約ファイル
  • test: リグレッションテスト
    • Verilog テストベンチ
    • プロセッサまたは全体システム上のソフトウェアテストケース

同じ日のほかのニュース

一覧に戻る →

2026/07/12 7:38

イロウによる分散AI計算のためのメッシュ LLM

## Japanese Translation: ## 概要： Mesh LLM は、既存の GPU およびメモリを何台ものマシンから集約し、中央サーバーを必要としない軽量なインフラストラクチャとして統合することで、チームが人工知能を利用する方法を根本的に変革します。これは、OpenAI 互換 API（デフォルトアドレス：`localhost:9337/v1`）としてこの統合されたコンピューティングリソースを公開し、組織が高価でブラックボックス化しているクラウドプロバイダーへの依存を排除しながら、モデルの更新、データルーティング、および下位のハードウェアに対する完全な制御を維持できるようにします。これによりコストを増加させることはありません。 アーキテクチャは、MCP、HTTP、インференスストリーム、およびメッシュイベントを通じて暴露されるマニフェストベースのプラグインシステムにより拡張可能であり、ノートパソコンサイズから 235B パラメータの巨人までをカバーする 40 以上のモデルをサポートします。235B パラメータなど的大規模な mixture-of-experts モデルについては、Mesh LLM は内部名称「Skippy」を持つ「Split mode」を採用しており、モデルレイヤーを順次ステージに分割し、ピアツーピアルーティングを用いて活性化を適度なマシンのパイプラインを通って流します。 ネットワーク管理は、iroh エンドポイントメッシュによって行われ、ここで各ノード（サーバーまたはクライアント）は公開鍵を使用して独自のアイデンティティとして機能し、中央コーディネーターの必要性はありません。接続は認証されており、iroh リレーによる NAT 通過可能な QUIC セッションが支援され、地域をまたいでヒールパンチ/リレーフォールバック機構が備わっています。プロトコルには、ゴシップ、ルーティング、HTTP 用の`mesh-llm/1`、所有者コントロールプレーンのための`mesh-llm-control/1`、低遅延に敏感な活性化輸送のための`skippy-stage/2`という 3 つの特別な QUIC ALPN が使用されます。メイン接続内では、すべてのトラフィックは先頭のバイトでデマルックスされた双方向の QUIC ストリームとなり、特定のタイプ（`GOSSIP`、`TUNNEL_HTTP`、`ROUTE_REQUEST`、`PEER_DOWN`、`PLUGIN_CHANNEL` など）に分類されます。 ソフトウェアは非常に軽量であり、インストールには約 18 MB を必要とします。公開メッシュへの参加やベンダーロックインのないプライベートデプロイメントの完全な構成が可能です。将来の計画には、iroh の Swift SDK で構築された専用モバイルアプリが含まれており、これは台頭しつつあるエージェント通信プロトコル（ACP）をサポートし、他のクライアントがメッシュにシームレスに接続できるようにします。セキュリティ、バージョン互換性、および信頼に関する判断は、カスタムゴシップレイヤーを介して内部で管理され、スケーリングやネットワーク構成に関わらず自律性を確保しています。

2026/07/12 8:54

オデッセイ Linux

## Japanese Translation: 提供されたテキストには、本物のニュース記事、議論、または物語は含まれておらず、そのため、そのプレースホルダー的な性質を超えて主要メッセージを抽出することは不可能です。概して、コンテンツは「$ code」などの一般的なラベルを含む構造的テンプレートとして機能しだけであり、これは具体的な技術詳細のない抽象的なプログラミング概念を表しています。「$ constitution」や「$ governance」といった用語も、ここでは定義された法的・政治的文脈を欠いています。実際の出来事、意見、または事実主张を記述する文がないため、資料は歴史的背景、具体的な日付、または製品名を確立できていません。したがって、将来の動向に関する前向きな声明、予測、またはタイムラインも含まれていません。特定のユーザー、企業、産業を特定していないため、このコンテンツによって誰が影響を受ける可能性があるかを判断することはできません。記述言語が欠如していることは、いまだに核心的情報が表明されていないことを示しています。一言で言えば、文書は静的であり、読者が全体概要または潜在的な影響を理解しようとするとアクション可能な知見、データ、あるいは意味ある主題事項を全く含んでいません。 ## Text to translate The original summary is concise, accurate, and logically consistent with the provided key points. It clearly communicates that the document is a structural template devoid of substantive information. No improvements are necessary. ## Summary The provided text offers no substantive news story, argument, or narrative, making it impossible to derive a main message beyond its placeholder nature. Essentially, the content functions only as a structural template containing generic labels like "$ code," which represents abstract programming concepts without specific technical details, and terms such as "$ constitution" or "$ governance" that lack defined legal or political contexts here. Because there are no sentences describing actual events, opinions, or factual claims, the material fails to establish any historical background, specific dates, or product names. Consequently, the text contains no forward-looking statements, predictions, or timelines regarding future developments. Without identifying specific users, companies, or industries, it is impossible to determine who might be impacted by this content. The absence of descriptive language confirms that no core information has been articulated yet. In short, the document remains static and devoid of actionable intelligence, data, or any meaningful subject matter for a reader seeking to grasp an overall gist or potential consequences.

2026/07/12 7:48

後退の門からあなたを送り出してから続く細則：競合禁止条項が広がりつつある

## 日本語訳： 競業避止条項は当初の意図よりも経済に甚大な害を与えつつあり、その影響は以前から想定されていたものをはるかに超えている。もともと上級エグゼクティブらの商標秘匿を守るために設けられたこれらの合意は、現在では 15 か国の OECD 諸国の民間部門労働者のうち 5 つに 1 または 3 つを縛っており、新しいデータによると、これには *OECD Employment Outlook 2026* に基づく 3 万 7000 人以上の労働者への調査が含まれており、カナダではほぼ 30% 、スウェーデンでは最大 41% が影響を受けている。これらの条項の意図とは裏返る形で、これらはしばしば低スキル労働者、特に中等教育卒程度以下でありかつ最低 10% の賃金層に属する労働者を捕らえ込み、機密情報へのアクセスもなく補償もないままの「フォーマルな文言」として機能している。 カバーされた労働者の約半数が報酬を受け取らず、裁判所による合理性評価において重要な要因となり、また多くの条項は法律上の制限を越え、単一の国全体ではなくローカルマーケットのみを対象とすべきでありながら全土にわたっているにもかかわらず、核心的問題はそれらの存在そのものにある。たとえ裁判官がそれらを無効にしても、これらの過剰に広範な契約は「寒蝉効果」を生み出し、職業転換やイノベーションを妨げる傾向がある。これは、雇用流動性の統計によって示されており、従業員の 5% が職を変えられず、3% が企業を設立できないことが明らかとなっている。これらの条項の蔓延は、教育水準の低い労働者の賃金成長の鈍化、起業率の低下、そして生産性の減少と直接相関しており（普及度が 10 パーセントポイント増加すると、生産性が 1.9% 減少するという関連が見られる）。 この問題への対処には単に新しい法律の制定だけでなく、米国における連邦禁止法案案が放棄されたように見えている。むしろ、独占当局による積極的な監督が必要であり、これによりノーパオチング協定などの関連慣行にも取り組むとともに、明確で平易な契約書と労働者に権利を与えるためのアクセス可能な公的助言を提供し、労働市場の流動性を回復させるべきである。