← 2026-03-28 の一覧へ戻るホーム
**SCIPの未来**

2026/03/28 0:46

**SCIPの未来**

RSS: https://news.ycombinator.com/rss

元のHacker News記事へ ↗
要約▶

Japanese Translation:

概要：
SCIP は Sourcegraph が所有していたプロジェクトから、コードインデックス作成のための独立したオープンガバナンス標準へと移行しています。この移行は第四周年を機に行われ、三層構造のガバナンスモデルが導入されます。

  1. パブリック SEP（Software Enhancement Proposal）：GitHub Issues 上で提出。
  2. コア・ステアリング・コミッティ（CSC）：戦略的方向性を設定。
  3. 総合オープンガバナンスフレームワーク：主要変更全体を指導。

初期 CSC メンバーは、Catherine Gasnier（Meta）、Jamy Timmermans（Uber）、Michal Kielbowicz（Sourcegraph）です。
Sourcegraph は引き続き深く関与し、SCIP の使用・資金提供・大規模貢献を継続します。新しい SEP テンプレートを通じて貢献が奨励され、専用 Discord チャンネルでコミュニティの議論が促進されます。
この移行は、Meta や Uber など企業に利益をもたらしつつ、SCIP をコードインテリジェンスツールのオープン標準として広く採用するという業界全体の取り組みを反映しています。
ロバート・リンとエリック・セリゲーへの特別な感謝も表明されます。
完全なガバナンス詳細、ルール、および提案テンプレートは更新されたドキュメントで確認できます。

本文

2022年6月に、ソースコードのインデックス作成を目的とした言語非依存プロトコル「SCIP（スキップ）」を導入しました。SCIP は Sourcegraph の Go to definition や Find references といったコードナビゲーション機能を支える重要な仕組みです。

SCIP が創設から約4年目に入り、Sourcegraph 所有のプロジェクトからオープンガバナンス構造を採用した独立プロジェクトへ移行することを決定しました。今後は Core Steering Committee（CSC）が SCIP の将来開発を指揮し、Sourcegraph はコミュニティに深く関わり続け、SCIP に対して継続的な利用と投資を行います。

このたび、Uber と Meta からエンジニアが参加する初代 Core Steering Committee を設立したことをお知らせします。新規貢献者の皆様もぜひご参加ください。

スケーラブルなエコシステムのためのオープンガバナンス

この新構造は、イノベーションと予測可能性を促進しつつプロトコルの安定性を守るよう設計されています。ガバナンスモデルにはコミュニティやパートナーに力を与える3つの重要な階層があります。

  1. 公開・透明な SEP プロセス
    コアプロトコルスキーマは、Structured Request for Comments（RFC）メカニズムである SCIP Enhancement Proposals（SEP）プロセスにより管理されます。これにより、構造的変更からスキーマ更新までの重要な変更が提案・議論・公開解決されます。

  2. Core Steering Committee（CSC）
    戦略方向性、ガバナンス、および最終プロトコル定義に関する究極的な意思決定は、新設された CSC が担います。業界の著名人や専門家からなるこの委員会が SCIP の長期的健康と整合性を保証します。

  3. (追加階層の詳細は更新されたガバナンスドキュメントに記載されています。)

ガバナンスの詳細はこちら。

初代 Core Steering Committee を歓迎

SCIP Core Steering Committee の創設メンバーを発表できることを大変嬉しく思います。その多様な視点と深い技術知識が、プロトコル拡張の基盤となります。

  • Catherine Gasnier – Meta
  • Jamy Timmermans – Uber
  • Michal Kielbowicz – Sourcegraph

このパートナーシップは業界が SCIP をオープン標準として確立しようとする姿勢を示しています。

未来の形成にご参加ください

SCIP の新時代へ一緒に参加しましょう。

  • ルールを確認：更新されたガバナンスでプロジェクトがどのように運営されるか詳細を読む。
  • アイデアを提案：GitHub Issues で利用可能な SEP テンプレートを使い、最初のアーキテクチャまたはスキーマ提案を提出する。
  • 会話に参加：Discord に入ってフィードバックを共有していただけます。

共に築く未来にワクワクしています。コードインテリジェンスを真に普遍化しましょう。

この移行に貢献された Robert Lin と Erik Seliger の皆様へ特別な感謝の意を表します。

同じ日のほかのニュース

一覧に戻る →

2026/03/28 17:06

CERN は、リアルタイムで LHC のデータをフィルタリングするために、シリコンへ焼き付けられた小型 AI モデルを利用しています。

## Japanese Translation: CERN（欧州原子核研究機構）は、リニア・ハドロン衝突器（LHC）がリアルタイムで生成する膨大なデータストリームをフィルタリングするために、シリコンチップに焼き付けられたカスタムAIモデルを使用しています。LHCは年間約40,000 エクサバイトのデータを生成し、一時的には数百テラバイト／秒というピーク値に達しますが、分析対象として保持される衝突イベントはわずか0.02％です。このカットを通過するイベントを決定するため、CERN のレベル‑1トリガーは約1,000個のフィールドプログラマブルゲートアレイ（FPGA）を用い、50ナノ秒未満で判断を下さなければなりません。これらのFPGA は AXOL1TL アルゴリズムを実行し、このアルゴリズムは PyTorch や TensorFlow などの人気フレームワークから HLS4ML のようなツールでコンパイルされた非常に小さなニューラルネットに依存しています。FPGA/ASIC ハードウェアは完全なネットワーク層よりも事前計算済みのルックアップテーブルによって支配されており、ほぼ即時に出力を得ることができます。この最初のフィルタ後、25,600 台の CPU と 400 台の GPU を備えたハイレベルトリガーファームがデータをさらに縮小し、1 日あたり約 1 ペタバイトに抑えます。 将来的には、高輝度 LHC（HL‑LHC）が2031 年から開始され、衝突ごとのデータ量が約10 倍になる予定です。CERN はすでに次世代の超コンパクト AI モデルと最適化された FPGA/ASIC デザインを開発しており、この成長に対応できるようにしています。同様の低遅延・リソース効率的な技術は、オートノマス車両、高頻度取引、医用画像診断、航空宇宙分野などでも有用となる可能性があります。

2026/03/28 9:39

エージェントに集中し、ファイルシステムへは干渉しないようにしましょう。

## Japanese Translation: （以下はご提示いただいたテキストの日本語訳です） ``` ## Summary `jai` は軽量なサンドボックスツールで、ユーザーが Codex や Claude などの言語モデルエージェントをフルコンテナイメージを構築せずに実行できるようにします。 - 現在の作業ディレクトリを「jail」として囲み、そのディレクトリ内は完全に書き込み可能にし、他のすべてのファイルを読み取り専用にします。 - ユーザーのホームディレクトリへの変更はコピーオンライトオーバーレイでキャプチャされ、元のファイルは触れられません；`/tmp` と `/var/tmp` はサンドボックス内でプライベートです。 - このツールは単一コマンド（`jai codex`、`lai claude`、または単に `jai`）で起動でき、ユーザー自身の非特権アカウントで実行するか、選択したモードに応じて専用の Jai ユーザーで実行します。 - 三つの隔離モードが利用可能です：**Casual**（弱い機密性、ほとんどのファイルが読み取り可能）、**Strict**（強い機密性、別UIDと隠しホームを使用）、および **Bare Home**（完全な隔離、NFS‑home サポート有効）。 - `jai` はスタンフォード大学 Secure Computer Systems と Future of Digital Currency Initiative のフリーソフトウェアです。Docker を ad‑hoc サンドボックス化に補完しますが、bubblewrap や chroot より軽量であり、より強い隔離を必要とするケースではコンテナや VM に取って代わるものではありません。 ```

2026/03/28 11:17

AMD の Ryzen 9 9950X3D2 Dual Edition は、1枚のチップに合計 208 MB のキャッシュを搭載しています。

## Japanese Translation: **概要：** AMD の新しい Ryzen 9 9950X3D2 デュアルエディションは、以前の X3D モデルで採用されていたハイブリッドキャッシュレイアウトを廃止し、両方のプロセッサダイに 64 MB の 3D V‑Cache を追加しています。各ダイには 16 MB の L2 キャッシュ、32 MB の組み込み L3 キャッシュ、および追加で 64 MB の V‑Cache が備わっており、チップレットペア全体で合計 208 MB のキャッシュが確保されます。既存の X3D チップ（例：7900X3D、7950X3D、9900X3D、9950X3D）では、追加の 64 MB V‑Cache は1つのダイにのみ搭載されています。AMD のドライバソフトウェアはキャッシュ恩恵を受けるワークロードをそのコアへルーティングしますが、このプロセスは一般的には信頼できますが、稀に失敗することがあります。デュアルダイ構成により、すべてのコアが大きなキャッシュプールにアクセスできるようになり、AMD によれば標準の 9950X3D と比べてゲームやその他のキャッシュ依存型アプリケーションで最大10 %の性能向上を実現できます。