← 2026-03-13 の一覧へ戻るホーム
DDR4 SDRAM – 初期化、トレーニング、およびキャリブレーション

2026/03/10 15:02

DDR4 SDRAM – 初期化、トレーニング、およびキャリブレーション

RSS: https://news.ycombinator.com/rss

元のHacker News記事へ ↗
要約▶

Japanese Translation:

DDR4の初期化は、各チップを電源投入からアイドル状態へと導くために、以下の正確な四段階シーケンスに従います。

  1. パワーアップ & 初期化 – コントローラはDIMMに電力を供給し、RESET を解除し、CKE を有効にして、定義された順序でモードレジスタをロードし、ZQ Calibration（ZQCL）を実行します。各 DQ ピンの並列 240 Ω 抵抗ネットワークは外部 ±1 % 参照を使用して調整されます；VOH[0:4] は内部分周器が VDDq/2 に達するまで調整されます。ドライブ強度（MR1[2:1]）とターミネーション抵抗（RTT_NOM、RTT_WR、RTT_PARK は MR1/MR2/MR5 で設定）は高速信号のインテグリティを確保するために設定されます。

  2. Vref DQ Calibration – DDR3 SSTL の中心タップ終端を擬似オープンドレイン方式に置き換えます。内部電圧参照（MR6 で設定）はデータアイ検出に使用され、外部分周器は不要になります。

  3. 読み書きトレーニング – CK と DQS ストローブ信号を整列させ、正しい読み/書き遅延（CWL）を算出します。

    • Write Leveling は MR1[7]=1 を設定して書き込みレベリングモードを有効化し、DQS パルスを送信、CK が DQ でサンプリングされます。遅延は各 DRAM の DIMM 内で 0→1 遷移が検出されるまで調整されます。
    • MPR Pattern Write は MR3[2]=1 により有効化された四つの 8‑bit マルチパーパスレジスタにトレーニングパターンを格納します。
    • Read Centering は内部読み遅延レジスタを反復調整し、MPR パターンを読み戻しながら左/右アイエッジを検出してデータキャプチャをセンタリングします。
    • Write Centering は WRITE‑READ‑SHIFT‑COMPARE ループを実行し、各 DQ ビットの書き込み遅延を段階的に調整して良好なデータが読み戻されるまで最適な書き込みストローブ整列を決定します。

  4. 周期的キャリブレーション – 設定可能なタイマーで ZQCS と Read Centering を初期トレーニング後に発火させ、電圧/温度ドリフトに対抗します。このステップは導入環境によってオプショナルになる場合があります。

これらの手順を完了すると、DRAM は IDLE 状態になり通常操作が可能です。周期的再キャリブレーションは時間とともに信号インテグリティを保証し、サーバー・HPC・コンシューマーデバイスでの信頼性ある動作範囲を延長します。

本文

メモリ – DDR 4 の初期化とトレーニング

1. 概要

DRAM サブシステムが電源投入されると、メモリコントローラは DRAM を動作状態にする一連の手順を実行します。JEDEC 規格では、次のように4つのフェーズに分けられています。

フェーズ目的
電源投入・初期化モードレジスタのロード、ZQ 校正、周波数とタイミングパラメータ設定、IDLE 状態への遷移
ZQ 校正各 DQ ピンにある 240 Ω の抵抗ネットワークを正確な値へ調整
Vref DQ 校正データラインのサンプリング（POD）に使用する内部電圧参照を設定
読み書きトレーニングクロック・ストローブ・データ遅延の整合、リード/ライトアイのセンタリング、信号品質検証

前提条件：システムは ASIC／FPGA／プロセッサと 1 本の DIMM モジュールから構成されるものとします。

2. 電源投入・初期化

簡略化したコントローラ手順（JESD79‑49A の 3.3 節参照）：

  1. DRAM に電源を供給する。
  2. RESET を解除し、CKE を有効にする。
  3. クロック CKₜ / CK_c を有効化。
  4. 必要な順序で MRS コマンドを発行しモードレジスタをロード。
  5. ZQ 校正（ZQCL）を実施。
  6. DRAM を IDLE 状態に遷移。

この手順が完了すると、各 DIMM は動作周波数、CAS ラティンシー (CL)、CAS 書き込みラティンシー (CWL) などのタイミングパラメータを知ることになります。

3. ZQ 校正

目的：すべての DQ ピンにある並列抵抗ネットワークを 240 Ω に合わせます。

  • 各 DQ ピンは ポリシリコン抵抗（約 240 Ω）と外部精密抵抗（±1 %）で構成され、ZQ ピンに接続されています。
  • コントローラは ZQCL コマンド を送信し、DQ 校正制御ブロックを有効化します。内部コンパレータが p‑チャネルデバイスを調整して分圧点の電圧を VDDq/2 に合わせることで、実質抵抗値を 240 Ω に設定します。
  • 校正後はその値がすべての DQ ピンにコピーされます。

重要性：抵抗ネットワークにより、読み取り時のドライブ強度（READ）と書き込み時のターミネーション抵抗（WRITE）が微調整可能になり、PCB 配線ごとの信号品質を向上させます。ドライブ強度は MR1[2:1] で制御し、ターミネーションは RTT_NOM, RTT_WR, RTT_PARK を MR1, MR2, MR5 で設定します。

4. Vref DQ 校正

DDR 4 は CTT（センタータップ）から POD（疑似オープンドレイン） に移行し、受信側の外部電圧分配器を排除しました。代わりに：

  • 内部参照電圧 VrefDQ が DQ 信号が 0 か 1 かを決定します。
  • VrefDQ は MR6 を介してプログラムされ、校正時に正しく設定する必要があります。

5. 読み書きトレーニング

DRAM が IDLE 状態になった後、コントローラ／PHY はデータ転送の信頼性を確保するため追加トレーニングを実施します。

ステップ内容
クロック・DQS の整列各 DRAM で CK と DQS を同期させる。
遅延計算正しい読み書き遅延（CWL）を決定する。
アイセンタリング読み取り時のデータアイを中央に、書き込み時はストローブを中央に整える。
エラー報告信号品質問題が検出されればレポートし、信頼できない動作を防止する。

5.1 書き込みレベリング

  • MR1[7] = 1 に設定 → DRAM が書き込みレベリングモードに入る。
  • コントローラは DQS パルス列を送信し、DRAM は CK をサンプリングして結果を DQ 上で返します。
  • コントローラは DQS 遅延を調整し 0→1 の遷移が観測される点をロック。
  • 全ての DQ に対して繰り返し、最後に MR1[7] をクリアしてレベリング終了。

5.2 MPR パターン書き込み

  • MR3[2] = 1 を有効化 → 4 本の 8‑bit Multi‑Purpose Registers（MPR）へアクセス。
  • 既知パターンを書き込むことで、後続の読み書きセンタリングに使用。

5.3 読み取りセンタリング

  • MR3[2] = 1 の状態で MPR パターンを継続的に READ。
  • 内部読み遅延を徐々に調整し、データアイの両エッジが検出されるまで繰り返す。
  • データがアイ中心でキャプチャできるよう遅延設定。

5.4 書き込みセンタリング

  • WRITE–READ–SHIFT–COMPARE ループを実行：
    • WRITE と対応する READ を発行。
    • 書き込み遅延を変化させ、読み戻しデータと元データを比較。
    • 正しいデータが得られる遅延範囲を特定し、その中央に書き込みストローブを配置。

6. 定期校正

電圧・温度などの環境変化でチューニングパラメータがドリフトする可能性があります：

プロセス再校正対象
定期 ZQ (ZQCS)240 Ω 抵抗ネットワークを再調整。
定期読み取りセンタリング読み取り遅延等のパラメータを再計算。

これらはオプションであり、運用環境が安定している場合は初回校正のみで十分です。多くのコントローラはタイマーで自動的に定期校正をトリガーする機能を備えています。

7. 要点まとめ

ステップ内容
電源投入・初期化モードレジスタのロード、ZQ 校正、周波数/タイミング設定、IDLE への遷移。
ZQ 校正DQ 抵抗ネットワークを 240 Ω に調整。
Vref DQ 校正データサンプリング用内部電圧参照をプログラム。
読み書きトレーニングクロック／ストローブ整列、リード/ライトアイのセンタリング、信号品質検証。

これら四つのステップを完了するとシステムは IDLE 状態になり、通常運用が可能です。環境条件に応じて定期校正を有効化することもできます。

8. 参考文献

  • JEDEC 規格（JESD79‑49A, DDR 4 Mini Workshop）
  • Micron DDR 4 & DDR 3 データシート
  • Rambus – Fly‑By Topology
  • AIC Design – Resistors and Inductors
  • Bit-Tech
  • EETimes
  • Cadence
  • Texas Instruments

記事に関するご質問・コメントは、添付のリンクをご利用ください。

同じ日のほかのニュース

一覧に戻る →

2026/03/13 6:01

「実装したほうがよろしいでしょうか？ いいえ。」

## Japanese Translation: **オリジナルの要約は既に明確で正確、簡潔です。修正は不要です。**

2026/03/12 22:42

マルス – サービステクノロジー型クリーンルーム （“Malus – Clean Room as a Service” を自然な日本語に訳したものです。）

## Japanese Translation: ## 要約 このテキストは、企業がオープンソースライブラリを「ロボット再構築版」に合法的に置き換え、帰属表示とコピーレフトの義務を排除できる商業サービスを推進しています。公的なドキュメントと型定義のみを使用してクリーンルーム環境でコードを書き直すことで、同社は各新しいコピーが自動化されたチームによって独立して作成され、元のソースから直接コピーされていないことを保証すると主張しています。サービスは、パッケージの解凍サイズに基づく透明なKB単位課金を提供し、基本料金やサブスクリプションはなく、Stripe処理最低限度が設定されています。支払いはUSD、EUR、BTC、または株式オプションで可能です。npm、PyPI、Cargo、Maven、Go、NuGet、RubyGems、Composer など複数のエコシステムをサポートしていますが、ダッシュボードには現在処理済みプロジェクトもアクティブ顧客もゼロと表示されています。 匿名企業クライアントからのケーススタディでは、AGPL の依存関係削除、$4 M のコンプライアンスコスト節約（サービス料 $50 K と比較）、そして $2.3 B の買収を促進した事例が挙げられています。同社の「MalusCorp Guarantee™」は、リベレートされたコードが元のライセンスに違反した場合、全額返金または国際水域への移転を保証します—これまで一度も発動されたことがありません。 将来的な計画としては、緊急 AGPL 問題に対するラッシュ価格設定、追加パッケージエコシステムへの拡大、および帰属表示要件を排除する独自の MalusCorp‑0 ライセンスの継続的な推進が含まれます。広く採用されれば、企業は制限的なオープンソースライセンスを回避でき、法的リスクとコストを低減し、依存関係管理に関する業界規範を変える可能性があります。

2026/03/13 2:13

**バブルソートされたアメンブレイク**

## Japanese Translation: > **概要：** > 「このアイデアで起きた、今や存在する。かっこいい！」というタイトルの新しいインディーゲームプロトタイプが、itch.ioで*自分で価格を決めてください*タグ付きでリリースされました。Godotエンジンで構築され、HTML5とWindowsで動作し、「AmenSorting (Windows)」(~93 MB) などのダウンロード可能ファイルが含まれています。現在、このゲームは3人のレビューアから5つ星評価を受けています。Music、Music Production、および No AI のタグが付いており、人工知能よりも音声ソートに焦点を当てた内容であることを示しています。ユーザーはログイン後にコメントを残すことができ、一部の人々は並べ替えられたサンプルを再生する機能やソースコードの有無について尋ねています。この無料リリースは音楽制作の趣味家を惹きつける可能性があり、関心が高まればさらなる開発につながるかもしれません。