
2026/01/09 5:54
TSOメモリモデルに対するARM CPUでのサポート(2024)
RSS: https://news.ycombinator.com/rss
要約▶
Japanese Translation:
改訂要約
議論は、Linux カーネルが ARM CPU にメモリモデルの切替を許可すべきか、特に x86 スタイルの Total Store Ordering(TSO)を有効にするかどうかに集中しています。TSO は書き込みが順序通りに見られ、読み取り再配置を防止することを保証し、並行コードを簡素化しますが、ARM の通常より高速で弱いモデルでは性能低下を招く可能性があります。一部の ARM ベンダーはすでに x86 プログラムのエミュレーション向上のために TSO を公開またはデフォルト設定しています。実行時スイッチを追加すると、ゲームや仮想マシンがカスタムパッチなしでスムーズに動作するのに役立つ可能性があります。しかし、カーネルメンテナーは広範な使用がコードベースの断片化につながる懸念を抱いています。パッチでは、
PR_GET_MEM_MODEL / PR_SET_MEM_MODEL のシステムコールを提案し、メモリモデルの照会または設定を可能にしています。この断片化リスクは低いと見なされており、ほとんどのユーザーがエミュレータ専用にのみ有効化するためです。将来のオプションとしては、TSO をツリー外で保持したままにし、一部の Apple CPU ではデフォルトで有効化(約 9 % の低下を伴う)、または仮想マシン起動時に TSO がすでにアクティブな状態で起動することが挙げられます。結果として、ARM ベースのサーバーやデバイス向けに有用性とコード断片化および性能トレードオフとのバランスを取ることになります。
追加情報:
- LWN の購読者はサイト全体への即時アクセスと追加機能を受け取り、継続的な出版を支援します。
- Apple CPU 上の任意 TSO 機能はハードウェアで固定されるのではなく、ユーザー空間から制御可能です。
本文
LWN の購読者向けのメリット
LWN を購読する主な利点は、私たちが継続的に公開を行えるよう支援していただくことです。
それ以外にも、購読者にはサイト内のすべてのコンテンツへの即時アクセスと、いくつかの追加機能が提供されます。本日中にご登録ください!
CPU レベルでは、メモリモデルはプロセッサがメモリ操作を再順序化できる自由度などを定義します。低レベルコードがこのメモリモデルを考慮しない場合、不快な予期せぬ挙動が発生する可能性があります。CPU によって提供されるメモリモデルは異なるため、特定の並列ソフトウェアの移植性に影響します。一部の ARM CPU は x86 のメモリモデルをエミュレートできますが、この機能へのカーネルサポートは反対意見が多いです。
CPU デザイナーは性能向上を目指しています。メモリアクセスに関しては、キャッシュ化、オーダーアウト・オブ・プログラム実行、および複数操作の結合といった最適化が、他の CPU に対するメモリ操作の可視性に影響します。これらの最適化は単一 CPU のみには影響しませんが、CPU 間で予想外の順序を引き起こすことがあります。無知なソフトウェアは、コード上で示されている順序とは異なる順序でメモリ操作を受け取る可能性があります。本記事では、こうした問題が発生する単純なシナリオと、ロックレスアルゴリズムに関するシリーズで紹介されたメモリ順序の問題回避手法について説明します。
x86 アーキテクチャは Total Store Ordering (TSO) を実装し、書き込みがすべての CPU に対して実行順序通りに見えることを保証します。読み取りは再順序化されませんが、読み取りと書き込みの相対的な順序は保証されません。TSO アーキテクチャ向けに記述されたコードは、特定の操作順序を強制するために必要となる高価なバリア命令を省略できることが多いです。
ARM のメモリモデルは弱く、CPU により多くの自由度を与えて操作を移動させます。メリットとしては実装が簡単で、厳密な順序付けが不要な場合(ほとんどの場合)に性能向上が期待できます。一方で欠点としては、並列コードで追加の注意が必要になり、より強いモデル用に書かれたコードを ARM CPU 上で実行すると潜在的なバグが発生する可能性があります。
弱い ARM モデルはほとんどの場合問題を引き起こしませんが、x86 プロセッサをエミュレートすると表面化します。x86 エミュレーターが TSO をエミュレートしていない場合、並列コードは失敗する可能性が高く、TSO のエミュレーションにはメモリバリアの挿入が必要であり、大きな性能ペナルティを伴います。ARM CPU の一部ユーザーは、特にゲームなど x86 コードを実行したいと考えていますが、性能や正確性に関する問題に直面する可能性を嫌っています。
Arm での TSO
一部の ARM CPU ベンダーは、プロセッサに TSO メモリモデルを実装することでこれに対処しています。NVIDIA と Fujitsu の CPU は常時 TSO を採用し、Apple の CPU はオプション機能として提供され、ランタイムで有効化できます。この機能はユーザー空間から可視化・制御可能になることが目的です。
パッチシリーズでは、新しい
prctl() 操作を2つ導入しています:
- PR_GET_MEM_MODEL – 現在のメモリモデル(
またはPR_SET_MEM_MODEL_DEFAULT
)を返します。PR_SET_MEM_MODEL_TSO - PR_SET_MEM_MODEL – 要求されたメモリモデルを有効化しようと試み、成功したかどうかを示す戻り値を返します。必要に応じて要求よりも厳格なモデルが選択されることがあります。
常時 TSO CPU では、TSO の要求は即座に成功します。Apple CPU では、TSO 要求で適切な CPU ビットが設定されます。サポートしていない CPU で TSOV を要求すると期待通り失敗します。
コード自体は新しいものではありません:「このシリーズは下流の Asahi Linux ツリーでしばらく前から開発され、数千人のユーザーに配布されています。」同様のパッチセットは以前 Zayd Qumsieh によって投稿されましたが、Apple CPU 上の仮想マシンで実行される Linux のみを対象としていました。
しかし ARM アーキテクチャのメンテイナーは熱心ではありません。Will Deacon はこの機能がユーザー空間コードを断片化すると主張し、TSO ビットを有効にして問題を修正する開発者が他の ARM CPU で微妙な失敗を招く可能性があると警告しました。Catalin Marinas も同様に、このような実装定義機能を導入するパッチをブロックすると示唆しています。
Martin は「断片化は起こりにくい」と答え、Apple を含む一部のプロセッサがサポートする異なるページサイズを例に挙げ、互換性問題を管理できることを指摘しました。TSO 機能を実際にエミュレーション以外で使用したケースはないため、他のソフトウェアでの乱用はほとんど起き得ないと述べました。また、拒否してもダウンストリームで継続的に配布されるので、断片化リスクを変えることはほぼありません:
「実際的な議論として、私たちが必要とし、下流へ渡すことは確実です。上流で拒否しても、Linux on Mac の大多数のユーザーは将来的に新機能やハードウェアサポートを速く得るためにダウンストリームカーネルを継続的に使用するでしょう。したがって、上流で許可しないことは、乱用できるかどうかの景観を変えるものではなく、むしろパッチを永遠に保守しなければならない負担を増やすだけです。」
Deacon は、一度マージされれば他のソフトウェアでも利用される可能性があると主張し、サポートを続けることになると警告しました。
代替案
このパッチが受け入れられない場合、以下の代替策があります:
- オフツリーに保持し、ハードウェアで動作するディストリビューションで配布。長い歴史を持つディストリビューション追加は、最終的に保守者を納得させる可能性があります。
- Apple CPU 上で TSOV を無条件に有効化し、全体の性能ペナルティ(約 9 %)を受け入れる。
- 仮想マシン起動時に TSO を有効化し、カーネルは変更せずにアプリケーション側で利用可能にする(Marc Zyngier が提案)。
この議論は、Linux がハードウェアサポートと潜在的な乱用のバランスを取る方法を示しています。コミュニティは、必要な機能を保守しやすい形で提供できる解決策を見つける必要があります。
この記事のインデックス項目
- KernelArchitectures/Arm
- KernelMemory model